Feature · 01
กฎหมายที่ใช้บังคับ
Primary law: พ.ร.บ.คุ้มครองแบบผังภูมิของวงจรรวม 2543 · Washington Treaty on IC Layout 1989 · TRIPS Art. 35–38
Authority: กรมทรัพย์สินทางปัญญา (DIP)
IP · INTEGRATED CIRCUIT LAYOUT DESIGN
How we work · 5 steps
ค้น prior art/marks ใน DIP database + WIPO Global Brand + international databases · ประเมิน registrability + freedom-to-operate
เลือก class/scope ให้เหมาะกับ business · จัดเตรียมเอกสาร + power of attorney + specimens · originality (creator's own intellectual effort + not commonplace) · first commercial exploitation within 2 ปี
ยื่นคำขอกับ กรมทรัพย์สินทางปัญญา (DIP) · ตอบ office actions · จัดการ oppositions/rejections · 6–12 เดือน · formality examination
รับใบสำคัญการจดทะเบียน · ประกาศโฆษณา (ถ้ามี) · 10 ปีจาก first commercial exploitation หรือ 15 ปีจาก creation (whichever first)
Docketing renewals · watch service (monitor 3rd-party filings) · enforcement (cease & desist, opposition, litigation) · annual IP audit
Who this is for
Fee schedule
Feature · 01
Primary law: พ.ร.บ.คุ้มครองแบบผังภูมิของวงจรรวม 2543 · Washington Treaty on IC Layout 1989 · TRIPS Art. 35–38
Authority: กรมทรัพย์สินทางปัญญา (DIP)
Feature · 02
10 ปีจาก first commercial exploitation หรือ 15 ปีจาก creation (whichever first)
Feature · 03
6–12 เดือน · formality examination
Feature · 04
คำขอ 1,000 บาท · จดทะเบียน 5,000
_ค่าบริการเราเริ่ม 40,000 บาท (ไม่รวม govt fee, translations, apostille หากต้องใช้)_
Feature · 05
ปกป้อง 3D layout design ของ integrated circuits (chips) · mask work · semiconductor topography
Feature · 06
originality (creator's own intellectual effort + not commonplace) · first commercial exploitation within 2 ปี
Feature · 07
1) mask work drawings (all layers) หรือ CAD files · 2) date of first commercial exploitation · 3) originality declaration · 4) inventor/creator information · 5) applicant (usually company) · 6) power of attorney (foreign)
Feature · 08
Washington Treaty ratified 3 countries only · practical protection: national filings in US (SCPA), EU (Directive 87/54/EEC), Japan (Semiconductor Chip Act), Korea, China — separate filings needed
Feature · 09
Infringement: (1) reproduction of protected layout · (2) commercial exploitation of chips containing protected layout · Defense: (1) independent creation · (2) reverse engineering for teaching · (3) innocent infringer safe harbor (until notice)
Feature · 10
Feature · 11
Frequently asked
ไม่พบคำตอบ? ทีมงานตอบกลับผ่าน LINE ภายใน 30 นาที ในเวลาทำการ
IC layout: protection แคบ (เฉพาะ layout) 10 ปี · Patent: broader (invention concept) 20 ปี · Semiconductor companies ใช้ทั้งคู่ · IC layout สำหรับ specific circuit topography · Patent สำหรับ invention level
อนุญาตหาก teaching/analysis/evaluation · แต่ห้ามใช้ผลจาก RE ไป reproduce เพื่อ commercial · US SCPA (Semiconductor Chip Protection Act) มี similar 'reverse engineering' safe harbor
DIP ตรวจ formality · ไม่มี substantive novelty search · burden of proof อยู่ที่ enforcer · ต้อง submit mask work drawings + related information
ราคาเราเริ่ม 40,000 บาท (บริการ) + ค่าธรรมเนียมราชการ (คำขอ 1,000 บาท · จดทะเบียน 5,000...) + translations (ถ้าจำเป็น) + apostille (international) · ทั้งหมด quote ชัดเจนก่อนเริ่ม ไม่มีค่าใช้จ่ายเพิ่มโดยไม่แจ้ง
6–12 เดือน · formality examination · timeline อาจยาวกว่า่ปกติหากมี office action, opposition, appeal · เราจะ update สถานะทุก 3 เดือน · docketing ป้องกัน missed deadlines
1) รักษาสถานะโดยจ่าย renewal/maintenance fees ตามกำหนด · 2) monitor 3rd-party filings ผ่าน watch service · 3) enforcement เมื่อเจอ infringement (C&D, opposition, litigation) · 4) IP audit ประจำปี · 5) international expansion หากธุรกิจโต
TM: Madrid Protocol (128 ประเทศ 1 filing) · Patent: PCT (157 ประเทศ 30 เดือน) · Design: Hague Agreement (96 ประเทศ) · Copyright: Berne (automatic 179 ประเทศ) · เรามีเครือข่าย local counsel ในทุกประเทศหลัก
IP Registration — Integrated Circuit Layout Design — บริการจด แบบผังภูมิของวงจรรวม. กระบวนการเริ่มจากPre-filing Clearance Search จบด้วยรับเอกสารพร้อมใช้งาน. เริ่มต้น ฿25,000 · ครอบคลุมทั่วประเทศไทย + จัดส่ง EMS/DHL ต่างประเทศ · ปรึกษาฟรีผ่าน LINE ตอบใน 30 นาที.
Deep dive
บทวิเคราะห์เชิงลึกของ IP Registration — Integrated Circuit Layout Design — เขียนขึ้นเฉพาะสำหรับเคสที่มาจากประเทศไทย รวม knowledge จากทีมกฎหมาย/แปล/วีซ่าของ NYC Legal & Notary Service. (58 words in speakable summary above.)
Primary law: พ.ร.บ.คุ้มครองแบบผังภูมิของวงจรรวม 2543 · Washington Treaty on IC Layout 1989 · TRIPS Art. 35–38 Authority: กรมทรัพย์สินทางปัญญา (DIP)
10 ปีจาก first commercial exploitation หรือ 15 ปีจาก creation (whichever first)
6–12 เดือน · formality examination
คำขอ 1,000 บาท · จดทะเบียน 5,000 _ค่าบริการเราเริ่ม 40,000 บาท (ไม่รวม govt fee, translations, apostille หากต้องใช้)_
ปกป้อง 3D layout design ของ integrated circuits (chips) · mask work · semiconductor topography
originality (creator's own intellectual effort + not commonplace) · first commercial exploitation within 2 ปี
1) mask work drawings (all layers) หรือ CAD files · 2) date of first commercial exploitation · 3) originality declaration · 4) inventor/creator information · 5) applicant (usually company) · 6) power of attorney (foreign)
Washington Treaty ratified 3 countries only · practical protection: national filings in US (SCPA), EU (Directive 87/54/EEC), Japan (Semiconductor Chip Act), Korea, China — separate filings needed
Infringement: (1) reproduction of protected layout · (2) commercial exploitation of chips containing protected layout · Defense: (1) independent creation · (2) reverse engineering for teaching · (3) innocent infringer safe harbor (until notice)
- ตัวแทนสิทธิบัตร/เครื่องหมายการค้า ขึ้นทะเบียนกับ DIP (Patent Agent + Trademark Agent License) - INTA + AIPPI + APAA member — network 130+ ประเทศสำหรับ international filings - Docketing system — ไม่พลาด deadlines (renewals, responses, priorities) - Watch service — monitor DIP + WIPO gazette + domain registrations · alert ทันทีเจอ conflict - Enforcement track record — 200+ oppositions + cancellations + IPIT court cases - Errors & Omissions Insurance covering IP prosecution errors - Transparent pricing — flat fee ทุกขั้น + no hidden fees + no percentage-based
- IP Audit — ประเมิน portfolio current state · gaps · redundancies - Freedom-to-Operate Analysis — ก่อน launch product/service - Prosecution Highway — leverage foreign examinations (PPH, PCT-PPH) ประหยัด time - Docketing — automated reminders 6 เดือน + 3 เดือน + 30 วัน ก่อน deadlines - Licensing + Franchising — draft + negotiate + record with DIP - M&A IP DD — chain of title verification + encumbrance check + valuation input
ต้องการรายละเอียดเพิ่มเติมสำหรับเคสของคุณ? ส่งภาพเอกสารทาง LINE เพื่อให้ทีมประเมินก่อน (ฟรี).
ราคาอ้างอิงจาก src/data/nyc-pricing.ts และปรับตาม scope งานจริง
สถานการณ์: ลูกค้าเตรียมเอกสารเองแล้วขาดฉบับที่ต้องรับรองก่อน — Pre-filing Clearance Search ยังไม่ผ่าน
ผลที่เกิดขึ้น: เสียเวลา 3–7 วันต้องกลับไปเตรียมใหม่ ยื่นซ้ำ
วิธีป้องกัน: ใช้ Document Checklist ด้านล่าง หรือส่งภาพเอกสารให้ทีมตรวจก่อนภายใน 30 นาที
สถานการณ์: IP Registration — Integrated Circuit Layout Design tier พื้นฐานมี turnaround ยาวกว่า tier เร่งด่วน 2–3 เท่า — ไม่เหมาะเคสที่ต้องยื่นภายใน 7 วัน
ผลที่เกิดขึ้น: พลาดกำหนดยื่น ต้องจ่ายค่าเร่งด่วนภายหลัง + อาจเสียโอกาสธุรกิจ
วิธีป้องกัน: แจ้ง deadline จริงตั้งแต่ปรึกษาแรก ทีมงานจะแนะนำ tier ที่คุมเวลาได้
สถานการณ์: นำเอกสารแปลจากที่อื่นซึ่งไม่ผ่านผู้แปล NAATI/ATA/Notary — ทำให้ chain ขาด
ผลที่เกิดขึ้น: ปลายทาง (สถานทูต / MFA / หน่วยงานต่างประเทศ) ปฏิเสธเอกสาร
วิธีป้องกัน: ให้ทีมแปล + รับรองในกระบวนการเดียว จบทั้ง chain
สถานการณ์: หลังรับเอกสารแล้วไม่เก็บสำเนา / เลข reference — เมื่อต้องยื่นซ้ำ (ต่ออายุ) ต้องเริ่มใหม่
ผลที่เกิดขึ้น: เสียเวลา + ค่าใช้จ่ายซ้ำ (บาง service เก็บเอกสารต้นฉบับได้แค่ 90 วัน)
วิธีป้องกัน: ขอ e-copy ทุกฉบับ + เก็บ tracking ในโฟลเดอร์เดียว ทีมงานส่งอัตโนมัติหลังปิดงาน
Book a call
ไม่ต้องสมัครสมาชิก · ทีมงานยืนยันคิวกลับใน 12 นาที (ช่วงเวลาทำการ)
* เมื่อกด LINE ระบบจะเปิดแชทพร้อมข้อความนัดหมายอัตโนมัติ (วันที่ 2026-01-02 · 13:00 น. · เรื่อง แบบผังภูมิของวงจรรวม)
Send a message
ทีมงานตอบกลับภายใน 30 นาที (เวลาทำการ)